TSMC udoskonala technologię pakowania na poziomie panelu;Linia pilotażowa CoPoS ma zostać ukończona w czerwcu

Według *The Business Times* pilotażowa linia produkcyjna CoPoS (Chip-on-Panel-on-Substrate) firmy TSMC rozpoczęła dostarczanie sprzętu swojemu zespołowi badawczo-rozwojowemu w lutym, a cała linia ma osiągnąć pełną funkcjonalność do czerwca.

„The Business Times” odnotował, że rozwój technologii CoPoS uwydatnia zwrot branży w stronę panelizacji, postrzegając ją jako kluczowe rozwiązanie wąskich gardeł w zaawansowanych opakowaniach: w miarę ciągłego zwiększania się wymiarów fotomaski w chipach AI – na przykład procesor graficzny NVIDIA Rubin jest teraz 5,5 razy większy niż wcześniej – standardowa 12-calowa płytka może teraz pomieścić tylko siedem jednostek, a w niektórych przypadkach zaledwie cztery.W raporcie stwierdzono, że kwadratowy format panelu może znacznie poprawić wykorzystanie i przepustowość, a długoterminowym celem jest zastąpienie silikonowych przekładek podłożami szklanymi.

Według Business Times, biorąc pod uwagę, że pilotażowa linia produkcyjna CoPoS TSMC ma zostać ukończona w połowie roku, branża ogólnie przewiduje, że masowa produkcja będzie stopniowo rozpoczynana w latach 2028–2029. Jednakże źródła w łańcuchu dostaw cytowane w raporcie ostrzegały również, że wraz ze wzrostem rozmiarów substratów nasilają się problemy z wypaczeniami, stając się jedną z największych przeszkód w produkcji na dużą skalę.

Tymczasem Central News Agency zauważyła, że ​​TSMC może uruchomić swoją pierwszą pilotażową linię CoPoS w Chiayi i planuje przeprowadzić masową produkcję w tym zakładzie, spodziewając się dalszej integracji możliwości CoPoS, SoIC (System-on-Chip) i WMCM (Wafer-Level Multi-Chip Module).

CNA poinformowało, że TSMC planuje również przekształcenie istniejących fabryk 8-calowych płytek na Tajwanie w zaawansowane zakłady pakujące, podczas gdy obecne fabryki zaplecza będą wspierać produkcję najnowocześniejszych procesów 2 nm.